普冉PY32F072CBT6价格

PY32F072CBT6

2.5.2.3. 电压检测（PVD） Programmable Voltage detector（PVD）模块可以用来检测 VCC 电源（也可以检测 PB7 引脚的电压）， 检测点可通过寄存器进行配置。当 VCC 高于或低于 PVD 的检测点时，产生相应的复位标识。 该事件内部连接到 EXTI 的 line 16，取决于 EXTI line 16 上升/下降沿配置，当 VCC 上升超过 PVD 的检测 点，或者 VCC 降低到 PVD 的检测点以下，产生中断，在中断服务程序中用户可以进行紧急的 shutdown 任务。 VCC PVD output VPVDRx VPVDFx Configurable hysteresis 图 2-4 PVD 阈值 2.5.3. 电压调节器 芯片设计两个电压调节器：  MR（Main regulator）在芯片正常运行状态时保持工作。  LPR（low power regulator）在 stop 模式下，提供更低功耗的选择。 2.5.4. 低功耗模式 芯片在正常的运行模式之外，有 2 个低功耗模式： PY32F072 Datasheet Rev0.2 13/67  Sleep mode：CPU 时钟关闭（NVIC，SysTick 等工作），外设可以配置为保持工作。（建议只使 能必须工作的模块，在模块工作结束后关闭该模块）  Stop mode：该模式下 SRAM 和寄存器的内容保持，高速时钟 PLL、HSI 和 HSE 关闭，VDD 域 下大部分模块时钟都被停掉。GPIO，PVD，COMP output，RTC 和 LPTIM 可以唤醒 stop 模式。 2.6. 复位 芯片内设计两种复位，分别是：电源复位和系统复位。 2.6.1. 电源复位 电源复位在以下几种情况下产生：  上下电复位（POR/PDR）  欠压复位（BOR） 2.6.2. 系统复位 当产生以下事件时，产生系统复位：  NRST pin 的复位  窗口复位(WWDG)  独立复位(IWDG)  SYSRESETREQ 软件复位  Option byte load 复位（OBL）  电源复位（POR/PDR、BOR） 2.7. 通用输入输出 GPIO 每个 GPIO 都可以由软件配置为输出（push-pull 或者 open drain），输入（floating，pull-up/down，analog），外设复用功能，锁定机制会冻结 I/O 口配置功能。 2.8. 硬件除法器 32 位有符号/无符号整数硬件除法器。 硬件除法器支持以下特性：  可配置有符号/无符号整数除法计算  32 位被除数， 32 位除数  输出 32 位商和 32 位余数  除数为零警告标志位，除法运算结束标志位  8 个时钟周期完成一次除法运算  写除数寄存器触发除法运算开始